【TechWeb】7月17日消息，加快寄存計和楷登電子（美國 Cadence 公司）近日宣布推出 Cadence? Joules? RTL Design Studio---這款新的器傳解決方案可為用戶提供實用的洞察，有助于加快寄存器傳輸級（RTL）設計和實現流程。輸級L設實現深圳羅湖富山灣水會微信前端設計人員可以在一個統一的流程界面使用數字設計分析和調試功能，在進入實現階段之前全面優化 RTL 設計。加快寄存計和借助這一解決方案，器傳用戶可以通過 Cadence 領先的輸級L設實現 AI 產品系列，利用生成式 AI 進行 RTL 設計探索和大數據分析。流程Joules RTL Design Studio 有助于用戶快速準確地得出物理估計值，加快寄存計和最多可將 RTL 生產力提升 5 倍，器傳并實現高達 25% 的輸級L設實現結果質量（QoR）改善。

Joules RTL Design Studio 擴充了 Cadence 現有的流程 Joules RTL Power Solution 解決方案，通過增加對功率、加快寄存計和性能、器傳面積和擁塞（PPAC）的輸級L設實現深圳羅湖富山灣水會微信可見性，覆蓋了物理設計的方方面面。此外，這款新工具還附帶一系列有助于提升生產力的功能和優勢，包括：

? 獨樹一幟的智能 RTL 調試輔助系統：提供早期 PPAC 指標，在整個設計周期（邏輯、物理、生產實現）內提供實用的調試信息，幫助工程師進行假設分析，探索潛在的解決方案，盡量減少迭代，提升設計性能。

? 依托成熟引擎：Joules RTL Design Studio 與 Innovus? Implementation System、Genus? Synthesis Solution 和 Joules? RTL Power Solution 共用相同的強大引擎，用戶可通過同一個 GUI 訪問所有分析和設計探索功能，優化結果質量。

? 集成強大的 AI 技術：Joules RTL Design Studio 與生成式 AI 解決方案 Cadence Cerebrus? Intelligent Chip Explorer 集成，用于探索不同的設計空間場景，如布線圖優化、權衡頻率和電壓。此外，Cadence Joint Enterprise Data and AI （JedAI） Platform 可針對不同的 RTL 版本或前幾代項目進行趨勢和洞察分析。

? 集成 lint 檢查器：工程師可以循序漸進地運行 lint 檢查器，提前排除數據和設置問題，減少錯誤并縮短設計完成時間。

? 統一界面：給 RTL 設計人員帶來了友好高效的使用體驗，反饋物理實現情況，定位并分類違例問題，分析瓶頸所在，以及 RTL、原理圖和 layout 交互查詢。

“現在，RTL 設計人員可以快速獲取 PPAC 調試所需的所有物理信息。以往，他們只能等到實現階段才能獲得這些信息，而這個過程短則幾天，長則數周，”Cadence 高級副總裁兼數字與簽核事業部總經理 Chin-Chi Teng 博士表示，“Joules RTL Design Studio 讓設計人員可以盡早發現并及時解決各種挑戰，最終加快產品上市。我們的此番努力再次兌現了我們的初始目標：將 RTL 收斂速度提升 5 倍，并實現 25% 的結果質量改善?！?/p>

Joules RTL Design Studio 是更廣泛的 Cadence 數字全流程的一部分，助力客戶加快設計收斂。新推出的工具和更廣泛的流程支持公司的智能系統設計（Intelligent System Design?）戰略，旨在實現系統級芯片（SoC）卓越設計。